チップコン2025開催、チップレット導入に向けた課題と展望を各社が共有

チップレット（注1）と異種チップ集積(HIP)（注2）に特化したイベント「チップコン2025（CHIPcon2025）」が、7月7日から4日間にわたりカリフォルニア州サンノゼで開催された。プロセス微細化の物理的限界を補う技術として、チップレットや異種チップ集積への関心が高まる中、設計からパッケージング、実装、検査に至るサプライチェーン全体の課題と最新動向が共有された。

初日のセッションでは、インテル、アドバンスト・マイクロ・デバイセズ（AMD）、メタ、サムスンの関係者が、チップレット導入における最大の課題として「部材の自由度の高さ」による設計・コスト管理の複雑化を挙げた。「何でもできる」設計自由度が、明確な戦略なしでは非効率を招くとの指摘もあり、チップレットは「あると望ましい」技術から「不可欠な技術」へと位置付けが変わりつつあるとの認識が示された。企業間の協業と標準化の必要性が強調された。

3日目に登壇したエヌビディアは、人工知能（AI）半導体の性能とスケーラビリティを高めるには、チップレット間のインターコネクト技術の高度化が不可欠と説明。共通規格「UCIe」（注3）の標準化が進行中ではあるものの、「本格的な普及はまだ先」との見方を示し、当面は独自最適化を優先する設計が主流になるとの見通しを述べた。

こうした協業・標準化の取り組みとして、オランダ政府のイニシアチブでASMLやNXP、デルフト工科大学などが参加してフォトニック（注4）チップの設計、開発、製造を支援するエコシステム「フォトンデルタ」が紹介された。さらに、日本の化学大手レゾナックは、日米の材料、装置メーカーなど11社とともに、シリコンバレーに次世代半導体パッケージングのコンソーシアム「US-JOINT」の設立を発表。同施設はクリーンルームを備え、設計顧客と材料・装置メーカーが現地で直接協業できる試作開発拠点として多くの注目を集めた。ジェトロによる米国の材料メーカーへのヒアリングによると、「従来は日本やアジアに材料を持ち込んで評価していたが、今後は米国内で対応できるのは画期的」との声も上がった。

ラピダス米国法人のフィールド最高技術責任者（CTO）のロザリア・ベイカ氏が「チップレットは単なる技術革新ではなく、協業と標準化があって初めて社会実装が進む」と強調した。チップコンは、業界の将来像を示す場となった。

（注1）大規模な半導体集積回路を複数の小さなチップに分割し、それらを組み合わせて1つのパッケージにまとめる技術、およびそれぞれのチップのこと。

（注2）ヘテロジニアスインテグレーションともよばれ、異なる製造プロセスや機能を持つ複数のチップを組み合わせて、1つのパッケージに集積する技術。

（注3）Universal Chiplet Interconnect Expressの略で、チップレット間の相互接続を可能とするための業界標準規格の名称。

（注4）フォトニクスは、光の生成、制御、集束、検出を伴う多分野にわたる研究領域。

（松井美樹）