ファーウェイ、1.4ナノ相当水準の性能目指す半導体進化の新指針を発表

回路・システム（理論・設計・実装）研究における世界有数の学術フォーラム「国際回路システムシンポジウム（ISCAS 2026）」が5月25日、上海市で開催された。シンポジウムにおいて、中国通信機器大手の華為技術（ファーウェイ）の半導体事業部責任者である何庭波氏が基調講演を行い、半導体産業発展の新たな指針として同社独自の「タウ（τ）スケーリング法則」を発表した。

同法則は、これまで主流だったトランジスタの小型化（微細化）に代わり、信号伝搬遅延や時定数（τ）の圧縮を軸に性能の向上を図る新たな設計思想だ。半導体産業では、長年技術進展を支えてきた「ムーアの法則(注1)」が、物理的限界やコスト増大により鈍化しており、新たな発展の方向性が模索されている。同法則は、こうした課題に対する1つのアプローチとして位置づけられる。

ファーウェイは同法則の実現に向けた中核技術として「論理折り畳み（Logic Folding）」を提唱している。同技術は、従来の平面的な配置の制約を超えて回路構造を再編し、信号の主要な伝達経路を短縮することで、伝送時の遅延や負荷を低減する仕組みとされる。また、同社独自の接続技術「Unified Bus」(注2)を活用することで、機器間の通信の効率化も図るとしている。同社はデバイスから回路、チップ、システムまで複数の階層において連携して最適化を進めている。これにより、部分ごとの改善にとどまらず、全体として処理時間の短縮と効率の向上を目指す。

同社によると、過去6年間で同法則に基づき381種類のチップを設計・量産したという。2026年秋に投入予定の新型チップ「麒麟（Kirin）」では論理折り畳み技術を初めて採用する計画だ。同社は、2031年までに同法則に基づく高性能チップのトランジスタ密度は1.4ナノメートルプロセスに相当する水準に達するとの見通しを示した。

(注1）ムーアの法則とは、1965年にインテル創業者の1人ゴードン・ムーア氏が提唱した法則で、集積回路上のトランジスタ数が一定期間ごとに倍増するという経験則を指す。半導体産業では長年、トランジスタ構造や材料構成を変更によりトランジスタを微細化し、同法則に従ってきた。

（注2）多数のチップや装置を統一プロトコルで高速接続し、大規模な計算システム全体を一体的に動かすためのファーウェイ独自の相互接続技術。

（黄子珊）